# ウエハレベル MEMS パッケージング

# 電子デバイス研究所 猿 田 正 暢<sup>1</sup>・和 田 英 之<sup>1</sup>・冨 田 道 和<sup>1</sup> 松 丸 幸 平<sup>1</sup>・末 益 龍 夫<sup>2</sup>・橋 本 廣 和<sup>3</sup>

# Wafer Level MEMS Packaging

M. Saruta, H. Wada, M. Tomita, K. Matsumaru, T. Suemasu & H. Hashimoto

モバイル機器の高性能化に伴い,電子デバイスのさらなる小型化,薄板化が盛んに検討されている.半 導体ICのウエハレベルパッケージングもその技術の一つであるが,当社ではさらにMicro Electro-Mechanical Systems (MEMS)加工技術によって形成したシリコン貫通配線を組み合わせることで,イメ ージセンサやMEMSデバイスなど,特殊機能を有するデバイスのウエハレベルMEMSパッケージングを 可能にした.本研究では実デバイスを模擬して,イメージセンサやMEMSデバイスが必要とする空隙(キ ャビティ)を8インチウエハ上に高さ20 µmで形成し,ガラスを貼り合わせたサンプルを試作した.ウエ ハは厚さ200 µmで,直径80 µmの貫通配線を形成している.また,試作プロセスを最適化することにより, はんだリフロー工程を除く全工程で150 以下の低温化を達成した.

A further miniaturization of various electronic devices has been actively examined to make the mobile equipments device more efficient. The wafer level packaging of semiconductor ICs was one of the packaging technologies to realize smallest package. Fujikura enabled new wafer level MEMS packaging for electronics devices that had some special functions such as image sensors and MEMS devices by combining through-hole electrodes in a silicon substrate formed by the MEMS processing. In this paper, bearing actual devices in mind we have made the package sample with a cavity height of 20  $\mu$ m that imagers or MEMS devices needed, by bonding a glass on a 8 inches Si wafer. The glass thickness of this sample is 500  $\mu$ m, that of the Si wafer is 200  $\mu$ m and a diameter of through-hole electrodes is 80  $\mu$ m. By optimizing all processes, we have successfully attained the process temperature of 150 degrees C or less in all processes except the solder reflow process.

## 1.まえがき

昨今の携帯電話や携帯情報端末(PDA),デジタルカメ ラなどのモバイル電子機器は,その携帯性や軽量化が大き な市場ニーズとなっている.そのため搭載される半導体IC などの各チップはさらなる小型・薄型化が必須である.ま た圧力センサ,加速度センサなどに代表されるMicro Electro-Mechanical Systems(MEMS)デバイスや,CCD やCMOSイメージセンサなどの各種デバイスを搭載した, 高機能電子機器が開発されている.しかしそれらの機能デ バイスは駆動部分や感応部分を有した繊細な製品であるた め,パーティクル等による汚染を嫌う.したがって一般的 には完成したデバイスウエハをパーティクルの付着に注意 しながら慎重にチップ化し,パッケージ筐体に実装後,デ バイス面へカバーをつけることでパッケージ組立が完了す る.しかしながらパッケージ組立過程でのパーティクル付 着による歩留まり低下は避け難く,またチップ自身が小型 になってもパッケージ筐体の制約により小型化や薄型化に 限界があった.そこでわれわれは半導体ICの究極の小型 パッケージと言われるウエハレベルパッケージ1)をプラッ トホームに,ウエハ接合技術とMEMS加工技術により形 成するシリコン貫通配線を組み合わせることによって,イ メージセンサやMEMSデバイスに適した次世代のウエハ レベルパッケージを開発した.われわれは本パッケージ技 術を,MEMS加工技術を使用した,あるいはMEMSデバ イスのためのパッケージングという意味から,ウエハレベ ルMEMSパッケージングと呼ぶ.このパッケージの完成 により,デバイス表面の汚染を回避するとともに,さらな るパッケージの小型化が可能になる.本報告では,イメー ジセンサをターゲットとしたパッケージの設計コンセプト, および主要加工技術であるガラス接合,プロセス低温化, 貫通配線形成について紹介する.さらに試作したパッケー ジサンプルの評価結果について報告する.

<sup>1</sup> シリコン技術開発部

<sup>2</sup> シリコン技術開発部グループ長

<sup>3</sup> シリコン技術開発部長



図1 ウエハレベルMEMSパッケージング Fig. 1. Wafer level MEMS packaging.

# 2.ウエハレベルMEMSパッケージングの 設計コンセプト

ウエハレベルMEMSパッケージングの概要を図1に示 す.全工程を通じてウエハレベルで加工を行い,最後に個 片化することでパッケージが完了する.また最初にカバー をウエハ全面で接合することで,デバイス表面の感応部や 駆動部をパーティクル等から完全に保護する.駆動部等が デバイス表面に存在する場合は,その周辺に空間を確保す るため,キャビティを接合時に形成する.次いでデバイス ウエハ裏面から1/0パッドに向かって貫通配線を形成し, ウエハ裏面での再配線およびバンプ形成,検査,ダイシン グの順に加工を行う.

また,本パッケージ技術は,図2に示すようにMEMSデ バイス,イメージセンサ, Multi Chip Module (MCM) 等への適用が考えられる. 圧力センサ,加速度センサやマ イクロリレーなどのMEMSデバイスの場合,デバイス表 面に駆動部があるため,パッケージにはキャビティ構造が 必要になる.また,結露を嫌うため,キャビティ内部を不 活性ガスで気密封止する.一方,イメージセンサは撮像部 のあるチップ表面を上面としてプリント配線板へ実装する 必要があり,フリップチップのような構造をとることがで きない.そのためデバイス表面にガラスを接合し,裏面へ の貫通配線により電極を取り出せば,一般的な表面実装部 品と同様な扱いが可能になる.さらに貫通配線はワイヤボ ンドに比較して高周波伝送特性に優れているため,携帯電 話のフロントエンドやBluetoothのような高周波モジュー ルを本技術によってMCM化できれば, 伝送性能の向上に も繋がる.以上のように本技術の特長は,単純にパッケー ジを小型化するだけでなく,デバイス本来の機能や性能を 損なわず,さらに向上できる点にある.

ただし,実際に加工を行うにあたってはいくつかの課題 がある.特にデバイス形成済みのウエハに後加工を行うこ とから,その加工環境によりデバイスにダメージを与えな いことが大前提となる.例えばイメージセンサパッケージ の場合,撮像部には樹脂製のマイクロレンズが形成されて MEMSデバイスパッケージ



イメージセンサパッケージ



MCMパッケージ



図2 ウエハレベルMEMSパッケージの応用 Fig. 2. Wafer level MEMS packages for various devices.

おり,その耐熱性からプロセス条件に制限がある.さらに カバーにはガラスを用いるが,それをウエハに接合する際, プロセス温度だけでなく,熱膨張係数の違いにより生じる ウエハの反りにも注意しなければならない.また,ウエハ 洗浄や貫通配線形成時に用いる各種MEMS加工において も,耐薬品性等を考慮したプロセス設計が重要である.

ガラスとシリコンの接合技術としては,従来から陽極接 合<sup>2)</sup>やAu-Sn合金などによる共晶金属接合などの技術が実 用化されている.しかし一般的な接合温度は陽極接合の場 合400 程度,共晶金属接合の場合は300 以上であり, イメージセンサのようなデバイスには不適当である.また, われわれが従来から検討してきた貫通配線形成技術におい ても,加工温度がデバイスに不適当なプロセスが存在する<sup>3)</sup>. そこで,われわれは加工温度の目標値を,一般的な半導体 デバイスのフォトリソ工程で必要なベーキング温度であり 低温化の限界である150 に設定し開発を進めた.

以上により,われわれはウエハレベルMEMSパッケー ジングの開発コンセプトを以下のように設定した.

・プロセス温度の低温化(目標値:150 以下,はんだ リフロー工程を除く全工程が対象)

・キャビティを有したガラスウエハ接合技術の開発

以下,これらの開発検討内容について報告する.

## 3. プロセスフロー

ウエハレベルMEMSパッケージングのプロセスフロー を図3に示す.

3.1 **ガラスウエハ接合** 

感光性接着樹脂をガラス面に塗布し,キャビティ形状の パターニングを行い,デバイスウエハとアライメントしな がら加圧して接合する.接着樹脂の厚さ分がキャビティ空 間の高さとなる.このプロセスでは,接着樹脂が感光性で あること,キュア温度が150 以下であること,樹脂厚が キャビティ形成に必要な高さであることが検討課題であ り,われわれはこれらを満足する接着樹脂の選定および8 インチウエハサイズでの接合を検討した.

#### 3.2 薄板化

貫通配線を形成するために,シリコンウエハの厚さを 200 µmまで研削する.研削はバックグラインド後に, Chemical Mechanical Polish (CMP)加工を行うことで完



図3 プロセスフロー Fig. 3. Process flow.

成する.接合したガラスがサポート基板となり研削時および研削後のシリコンウエハの破損を防止する役割をになう.

#### 3.3 **貫通孔形成**

シリコンの深掘りエッチング(Deep-Reactive Ion Etching:DRIE)装置にて貫通孔をデバイス面のI/Oパッドに向けて裏面側から形成する.I/OパッドあるいはフィールドSiO2層等がエッチストップ層となる.われわれは開口径80 µm,深さ200 µm(シリコン厚)の貫通孔を8 インチウエハに約19,000本形成した.

#### 3.4 孔内絶縁層形成

酸化膜層としてSiO<sub>2</sub>をPlasma-Enhanced Chemical Vapor Deposition (PE-CVD)装置で成膜し,貫通孔内お よびシリコンウエハ全面に絶縁層を形成する.次いで Reactive Ion Etching (RIE)装置を使用して孔底部の フィールドSiO<sub>2</sub>層および前工程で成膜したSiO<sub>2</sub>層を選択 的に除去する.一般的にPE-CVD装置,RIE装置ともプロ セス温度が200 以上であり,本プロセスにおいて低温化 の検討を行った.

#### 3.5 貫通電極·配線形成

ウエハ全面にスパッタによりシード層を形成し,電解 めっきにより貫通電極および裏面側の配線(Cu)を一括 形成する.貫通電極は貫通孔をめっきで完全充填せずにコ ンフォーマルな状態で形成する.われわれが形成したCu 配線厚は約10 µmである.Cuめっきによる貫通電極の完 全充填はプロセス時間がかかることと,ボイドやシームが 発生しやすく,仮にそれらが発生した場合も非破壊での発 見が困難であることから,コンフォーマルな形状を採用し た.

#### 3.6 バンプ形成

感光性樹脂を用い,ウエハ裏面のオーバーコート層をパ ターン形成する.この際,はんだバンプが実装されるCu 配線のパッド部を開口するだけでなく,同時に貫通電極の 内部空間も樹脂充填する.最後に,印刷法にて鉛フリーは んだを印刷し,次いでリフローすることでバンプが形成さ れる.

#### 4.キャビティを有したガラスウエハ接合

選定した接着樹脂はフォトリソグラフィにより L/S=30/30 µmレベルのパターニングが可能で、ウエ八接 合後の樹脂厚さを20~30 µm確保できる.また、キュア 温度は150 ×1時間、さらに後工程で使用する薬液等に 対しても十分な耐性があることを確認した.図4は、8イ ンチサイズのパイレックスガラスとシリコンウエハを接合 した写真である.キャビティサイズは5.0×7.0mmとした. また、ガラスとシリコンウエハとの接着性やキャビティ の気密性は、デバイスエリアを保護するうえで重要な特性 である.そこでわれわれは接合後ダイシングしたチップに て引張り接着強度試験およびHeリーク試験(MIL-STD-883C)を実施した.その結果、接着強度は10~15MPa、



図4 ガラスウエハ接合 Fig. 4. Glass wafer bonding.

He リークレートは5 × 10<sup>-9</sup>(Pa·m<sup>3</sup>/sec)以下を示し,と もに良好な結果を得た.さらに温度サイクル試験(-40 ~125, 1hour/1cycle)を500サイクル行い,異常がな いことを確認した.その結果を表1にまとめる.

# 5.プロセスの低温化

続いてプロセスの低温化について報告する.図5に低温 化改善前後の各プロセス温度を示す.各プロセスのうち, ガラス接合とオーバーコート形成のプロセス温度は樹脂の キュア温度に起因する.そのため,樹脂材料や溶剤を変更 することでキュア温度を150 まで下げることを実現した.

また,PE-CVDによるSiO2成膜,およびRIEによるSiO2 除去工程はともに真空プロセスである.これらのプロセス では高周波プラズマ雰囲気で加工を行うため,ウエハにプ ラズマエネルギーが蓄積され温度が上昇する.したがって 高周波パワーやガス流量などの印加条件を調整し,プロセ ス温度を150 まで低減した.

なお,最終的にプリント基板へ実装することも含め,本 パッケージははんだリフロー工程に晒される.特に鉛フ リーはんだの場合は最高温度が約260 に達することもあ るが,作業時間が数十秒程度と短いため,一般的にはデバ イスが許容する範囲でリフロー条件を定めている.

以上のような検討結果から,リフロー工程を除くすべて のプロセスにおいて,加工温度を150 以下に抑えること が可能となった.これらの条件を用い,8インチサイズで のウエハレベルMEMSパッケージサンプルを実際に試作 した.そのサンプルの断面写真を図6に示す.各部位のサ イズは,ガラス厚さ500 µm,シリコン厚さ200 µm,キャ ビティ高さ20 µm,貫通配線孔径80 µm,Cu再配線厚さ 10 µm,鉛フリーはんだバンプ径350 µmおよび高さ170 µm,ピッチ650 µmである.

表1 接着樹脂の評価結果

Table 1. Evaluations of adhesion resin.

評価項目	試験内容	結 果
接着性	引張接着強度試験	10 ~ 15(MPa)
気密性	He リーク試験 (MIL-STD-883C)	5×10 <sup>-9</sup> 以下 (Pa•m <sup>3</sup> /sec)
信頼性	温度サイクル試験 (-40~125 ,500 サイクル)	外観異常なし



図5 各プロセス温度の低温化 Fig. 5. Reduction of each process temperature.



図6 貫通配線周辺の断面図 Fig. 6. Cross-sectional view of through-hole electrode and bump in a wafer level MEMS package.

## 6. 信頼性評価

試作したパッケージサンプルについて,JEITAの規格 「EIAJ ED-4701/100試験方法105」に基づき,温度サイ クル試験を行った.図7に示すように,-40~125 (1hour/1cycle)の試験条件において,500サイクルまでの 抵抗値変化率を測定した.試験スタート直後,抵抗値が多 少増加したが,200サイクル後はほぼ安定しており,500



図7 温度サイクル試験 Fig. 7. Temperature cycle test.

サイクル後でも変化率は±5%以内に収まっている.外観, 抵抗値とも異常はなく,作製したパッケージが優れた信頼 性を有していることを確認した.

## 7.む す び

イメージセンサや MEMS デバイスに適用可能なウエハ レベル MEMS パッケージング技術を開発した.その特長 は、半導体 IC に実用化されているウエハレベルパッケー ジ技術をプラットホームに、キャビティ構造を有したガラ ス接合、貫通配線形成、さらに各プロセス温度を150 以 下に低減したことである.また信頼性評価として実施した 温度サイクル試験についても良好な結果が得られた.以上 のことは、われわれのウエハレベルパッケージング技術が 各種 MEMS デバイスのパッケージ技術として適用できる ことを示している.

今後は本パッケージを実デバイスに適用し,量産化を視 野に入れた生産技術の確立および長期信頼性の確認を進め る予定である.

#### 参考文献

- 1)升本ほか:フジクラ技報99号, pp.77-80, 2000
- 2) 編者:マイクロマシン/MEMSの組立・実装技術,電子 ジャーナル,8月号,pp.128-129,2004
- 3 ) H. Nakamura, et al. : Proc. of ICEP2003, pp.314-319, 2003