トゥルー3次元配線

電子デバイス研究所 山本 敏¹・脇 岡 寛 之²・額 賀 理²・鈴 木 孝 直³・末 益 龍 夫⁴

True Three-Dimentional Interconnections

S. Yamamoto, H. Wakioka, O. Nukaga, T. Suzuki, and T. Suemasu

次世代の貫通配線技術として,基板内部で屈曲や分岐した3次元構造を有する微細配線 トゥルー3 次元配線 技術を開発した.この技術を用いれば基板内部を自由に配線することができるため,従来の 直線形状のみの貫通配線と比較して,より高密度で自由度の高い電子デバイスパッケージの実現が期待 できる.本論文では,トゥルー3次元配線の作製方法,および作製したトゥルー3次元配線の構造的評 価や電気的特性について述べる.さらに応用例の一つとして,本配線技術を用いたインターポーザを試 作し評価した結果についても報告する

As one of the next-generation through-hole interconnection (THI) technologies, true three-dimensional interconnections (True 3D interconnections) such as crank-shaped or Y-shaped THI have been developed. Since an arbitrary electrical interconnection can be formed in a substrate using this technology, a higher density and more design freedom electric device package can be expected compared with the conventional THI having straight shape. In this paper, the fabrication method and the structural and electrical properties of the True 3D interconnections are reported. An interposer sample with the True 3D interconnections is also mentioned.

1.ま え が き

近年ますます進展する電子機器の小型化,多機能化 高性能化にともない,それらに搭載されている半導体 デバイスにもさらなる小型化,低背化,高性能化に寄与 できる技術開発が求められている.シリコン(Si)基板 内部を貫通し,表裏を電気的に接続するシリコン貫通 ビア(Through Silicon Via;TSV)は,メモリなどの 3次元積層¹⁾⁻³¹やシステムインパッケージ(System in Package;SiP)のインターポーザ⁴⁾⁵¹などに利用できる キーテクノロジーの一つであり,世界的規模で活発に 研究開発されている.当社でもMEMS(Micro Electro Mechanical System)デバイスや高周波デバイス,イ メージセンサなどへの応用を目的に,TSVを用いたウェ ハレベルパッケージ(Wafer Level Package;WLP)技 術の開発を行ってきた⁶⁾⁻⁸

これら従来の貫通配線においては, Deep Reactive Ion Etching(DRIE)による深堀エッチングやレーザを 用いたアブレーション加工により基板に貫通孔を形成し ている.そのため,作製した貫通配線は,基板面に対し てほぼ垂直の直線形状を有することになる.これに対し 基板内部に任意の形状で貫通配線を作製することができ れば,基板表裏の任意の2点間を自由に結線することが 可能となり,たとえばインターポーザに応用した場合 設計の自由度が大きく向上し,従来では実現できなかっ たような高密度,高機能パッケージを実現できる可能性 がある.そこで当社では次世代の貫通配線技術として 基板内部で屈曲,分岐等した3次元構造を有し,基板内 部を自由に配線することで真の3次元パッケージを実現 できる微細配線 トゥルー3次元配線を開発した.本論 文では,トゥルー3次元配線の作製技術,および作製し た配線の気密性や電気特性を評価した結果について報告 する.

2.トゥルー3次元配線の作製

2.1 微細孔形成技術

トゥルー3次元配線を実現するには,従来のDRIEな どとは全く異なる原理,方法で微細孔を形成する必要が ある.基板内部に任意の形状で微細孔を作製する方法と して,われわれはフェムト秒レーザを用いた基板改質技 術に着目した

パルスの時間幅がフェムト(~10⁻¹⁵)秒領域にある フェムト秒レーザは,超短パルスであるがゆえに超高

¹ シリコン技術開発部(博士(工学))

² シリコン技術開発部

³ シリコン技術開発部グループ長

⁴ シリコン技術開発部長

略語・専門用語リスト				
略語 THI	・専門用語	正式表記 Through Hole Interconnection	説 明 貫通配線 . 基板内部を貫通し表裏を電気的に接続す る微細配線	
TSV		Through Silicon Via	シリコン貫通ビア . Si 基板内部を貫通する微細配線	
SiP		System in Package	システムインパッケージ.複数の異なる半導体チッ プをひとつのパッケージに搭載した半導体回路	
MEN	1S	Micro Electro Mechanical System	微小電気機械システム.微細加工技術を用いて作製 された微小な構造体,センサ,アクチュエータなど のマイクロデバイスおよびマイクロシステム	
WLP		Wafer Level Package	ウェハレベルパッケージ.チップサイズパッケージ を可能とするパッケージング技術.ウェハの状態で 樹脂封止やバンプ形成をおこない,最終的に個片化 するとパッケージが完成する	
DRIE	E	Deep Reactive Ion Etching	ディープ反応性イオンエッチング.プラズマ中のイ オンを加速して加工基板に衝突させ,異方性深堀エッ チングを可能にする技術	

強度という特徴を有しており,様々な分野での応用が 期待できるため,これまで多くの研究報告がある⁹.特 に近年,フェムト秒領域で安定な高出力を容易に得られ る装置が数多く市販されていることから,材料加工ツー ルとしての利用も盛んである.フェムト秒レーザを用い た材料加工では, 焦点付近に非線形光学現象である多光 子吸収が誘起されるため,線形吸収のないバンドギャッ プの大きい材料にも適用することができる.たとえば石 英(SiO₂)やサファイヤ(Al₂O₃)など,従来のレーザで は加工が困難とされてきた透明材料の加工も可能である ¹⁰.フェムト秒レーザパルスを石英などの透明材料内部 に集光照射すると, 焦点近傍が局所的に改質され屈折率 などが変化する.この改質部を弗化水素(HF)酸など によりエッチングすると,周辺の石英に比べて速くエッ チングされるという興味深い現象が報告されている11 われわれはこの現象に着目し,透明基板内部に3次元的 に自由に集光照射できるというフェムト秒レーザ加工の 特長をいかし、任意形状の微細孔作製技術への応用を試 みた

図1に,フェムト秒レーザ改質およびウェットエッ チングを用いた微細孔の作製プロセスを示す.基板内 部にフェムト秒レーザパルスを集光照射し,焦点の位置 を3次元的に走査することにより改質部を形成する.次 いで,改質部をHF溶液により選択的にエッチングする ことで,基板内部に微細孔を形成する.本研究では,石 英,パイレックスガラス,およびサファイヤの3種類の 基板について検討した.まず,微細孔形成のための基礎 的な知見を得るため,HF溶液の濃度とレーザの走査速 度を変えたときの改質部と非改質部それぞれのエッチン グレートとエッチングレートの比である選択比を,石英 基板を用いて確認した.走査速度以外のレーザの照射条 件は表に示した値で一定である 図2に,HF溶液の濃度を室温(25)において10 wt%から50wt%まで10wt%ごとに変化させたときの エッチングレートと選択比の関係を示す.ここでは,レー ザの走査速度を1mm/secとして改質部を形成し,各 HF溶液により1時間エッチングした際の改質部,非改 質部のエッチング量から,平均のエッチングレートと選 択比を求めた.その結果,改質部,非改質部ともにエッ チングレートはHF濃度に大きく依存し,改質部におい



図1 微細孔作製プロセス Fig. 1. Schematic process flow of through hole formation.

表 レーザ照射条件 Table. Laser irradiation condition.

波 長	800 nm
パルス幅	250 fs
繰り返し周波数	200 kHz
パルスエネルギー	4 µ J







図3 エッチングレートと選択比のレーザ走査速度依存性 Fig. 3. Dependence of etching rate and selectivity on laser scan velocity.

ては30 wt% まで濃度とともに増加し,その後飽和の傾向を示した.一方,非改質部においては,HFの濃度が 30 wt% を超えると急激に増加した.これらから選択比は,HF 濃度の減少とともに大きく増加し,50 wt%の ときの選択比は10 程度であるのに対し,10 wt%のとき では選択比は70 にも達することが判明した.以上の結 果から,以下の一連の実験に際しては,HF 溶液の濃度 は10 wt% を用いることにした

次に,レーザの走査速度を0.1 mm/secから5 mm/ secまで変化させたときのエッチングレートと選択比の 関係を図3に示す.エッチング時間は2時間として平均 のエッチングレートを求めた.その結果,改質部のエッ チングレートは,レーザの走査速度に大きく依存し,走 査速度が速くなるにしたがってほぼ線形に減少するこ とが判明した.一方,非改質部のエッチングレートは



図4 クランクおよび Y 字の形状模式図 Fig. 4. Schematic images of crank-shaped and Y-shaped vias.

HF 溶液の濃度10 wt% で決まる値で一定となるため 両者の選択比は,走査速度の増加とともにほぼ線形に 減少した. 改質部のエッチングレートが走査速度ととも に変化する原因として,ある面積を持つパルスの重なり オーバーラップ)が変化するため,同じ個所に供給さ れるエネルギー量も変化し改質の程度が変化したためと 考えられる.以上の結果は,レーザの照射条件によって 選択比の制御が可能であることを示しており,走査速度 を遅くすることで,エッチングの選択比を向上させるこ とができる.しかしながらこの場合は改質に要する時間 が長くなるため,製造工程では作製する微細孔の形状や 本数等に応じて適宜最適な条件を設定し,スループット の向上をはかる必要がある.なお,本研究においてエッ チングレートは、エッチング時間を1時間とした場合と 2時間とした場合とで大きな違いは認められなかった が,よりエッチング時間が長くなった場合については 引き続き検討する必要があると考えている

以上の基礎検討で得られたデータをもとに,基板内部 に種々の形状の微細孔を作製した.ここでは微細孔の最 も基本的な形状として,基板内部で屈曲したクランク形 状と,途中で分岐したY字形状の2種類について検討 した.それぞれの形状の詳細を図4に示す.特に,後述 する導体充填工程に与える影響を比較検討するため,ク ランク形状については屈曲部の曲率半径R(µm)を10 30,50,70の4とおりとした形状を,Y字形状につい ては上下が反転した2種類の形状を作製した.いずれの 形状でも,微細孔の一方の端が閉塞したものとした.図 5に,石英基板内部に作製した微細孔の断面顕微鏡写 真を示す.改質部が選択的にエッチングされ,クランク 形状,およびY字形状の微細孔が形成できている.こ



600 µ m



の場合の平均のエッチングレートは,改質部が約4.1 μ m/min,非改質部が約0.08 μm/minであり,選択比は 約51であった.同様に,パイレックス基板においては 改質部のエッチングレートが約4.8 μm/min,非改質部 が0.4 μm/min,選択比は約12であり,石英に比べて約 1/4 と小さい.また,サファイヤ基板においては,改質 部のエッチングレートは約0.5 μm/min と他の基板と比 べて遅いものの,非改質部が全くエッチングされないた め,選択比を非常に大きく取ることができる.作製する 微細孔の孔径は,エッチング時間により制御が可能であ るが,本研究においては微細孔の開口部の直径が約80 μmになるように条件を設定した

2.2 導体充填技術

微細孔への導体充填技術としては,電解めっきによる 銅(Cu)の充填が広く利用されており¹²,当社でもイ メージセンサ用 TSV-WLP向けに検討している.しか しながら電解めっきによる導体充填では,複雑で形状の 異なる微細孔や,長さの異なる微細孔に均一に充填する



図 6 溶融金属吸引法による金属充填 Fig. 6. Schematic procedure of Molten Metal Suction Method.

ことは困難である.特に,MEMSの分野で要求される ことの多い微細孔内部に導体が完全充填された気密性の 良い貫通配線を形成することは不可能に近い

これらの技術課題を克服し,複雑な形状を有する微 細孔の内部に導体を完全充填しうる技術として当社で は,溶融金属吸引法(Molten Metal Suction Method; MMSM)を開発した¹³. MMSM の原理を図6 に示すプ ロセスフローを用いて簡単に説明する.まず,チャンバ 内に、ヒータを備えた容器と微細孔が形成された基板と を設置し、この容器内の金属を溶融する.次に、チャン バ内を数十 Pa まで減圧し,基板を溶融金属内に浸漬す る.このとき,微細孔内部はチャンバ内と同程度まで減 圧されている.次いで,チャンバ内を窒素(N₂)ガスな どにより大気圧程度まで加圧する.その際,微細孔内部 とチャンバ内との間に圧力差が生じるため,この差圧に より微細孔内部に溶融金属が吸引される.最後に,基板 を溶融金属内から引き上げ,冷却して充填が完了する このように MMSM は,異なる孔径や深さの微細孔に対 しても一度に,かつ短時間に導体を完全充填することが でき,また,複雑な装置を必要とせずプロセスも簡便で あるなど,多くの特長を有している.そこで本研究では MMSMを用いて金錫(Au(80 wt%)-Sn(20 wt%))を クランク形状およびY字形状微細孔内部へ完全充填す ることを試みた

図 7 には,曲率半径が10 µm および70 µm のクラン









ク形状微細孔に Au-Sn を充填した際の断面顕微鏡写真 を示す.充填した Au-Sn 内部にボイドなどの欠陥は全 くなく,また,曲率半径の大小に関わらず微細孔先端ま で均一に充填できていることが確認できる.このことか ら, MMSM による金属充填では, 基板内部で微細孔を かなり急角度で曲げても,先端まで金属を完全充填でき ることが示唆される.図8には,上下が反転した2種類 のY字形状微細孔における導体充填後の断面写真を示 す.図8(a)に示す向きでは,Y字形状微細孔のうち2 箇所が開口しているため,溶融金属はこの2箇所の開口 部から微細孔内部に進入した後、合流して最先端まで進 むと考えられる.一方,図8(b)に示す向きでは,溶融 金属は1箇所の開口部から進入した後,途中で分岐して それぞれの微細孔の先端まで進行すると考えられる.い ずれの向きにおいても微細孔の終端まで Au-Sn が完全 充填されており,屈曲部や分岐点におけるボイドの発生



(a)



(b)

図 8 MMSM により Au-Sn を充填した Y 字形状微細孔の断面写真 Fig. 8. Cross-sectional images of Y-shaped vias filled with Au-Sn by MMSM.



図9 非対称なY字形状微細孔の断面写真 Fig. 9. Cross-sectional image of asymmetric Y-shaped vias filled with Au-Sn.

などは全く認められない.さらに図9には,Y字の分岐 点を中心からずらした左右非対称の微細孔に Au-Sn を 充填した際の断面顕微鏡写真を示す.この場合でもY 字の向きに関係なく,微細孔の先端まで Au-Sn を完全 充填できている.以上の結果は,MMSM が微細孔の形 状に対して制約の少ない導体充填方法であることを示し ており,さらに複雑に屈曲,分岐した微細孔に対しても 応用が期待できる

3.トゥルー3次元配線の特性評価

3.1 気密性評価

MEMS デバイスのパッケージでは,可動部分の保護 と性能保持の面から気密封止が要求されることが多い この際,貫通配線部の気密性が低いとその部分がリーク パスとなってしまい,可動部分の雰囲気を保持すること ができない.そのため,貫通配線部の気密性は大変重要 な評価項目となる.貫通配線に要求される気密性は,適 用するデバイスによって異なるものではあるが,一般的 には電子デバイスパッケージ並みの10⁻⁹ Pa・m³/sec が 要求される.そこで本研究では,へリウム(He)リーク 試験によりトゥルー3次元配線部の気密性を評価した

図10に,評価に用いた配線基板の模式図を示す.ク



図 10 気密評価試験用サンプルの模式図 Fig. 10. Schematic image of a sample for airtightness evaluation.



図 11 気密評価試験用サンプルの断面写真 Fig. 11. Cross-sectional image of a sample for airtightness evaluation.

ランク形状および Y 字形状の微細孔を形成し, 導体充 填後に基板の裏面を研磨することで,基板の表裏を貫通 する貫通配線を形成した.この基板を,図11に示すよ うにはんだを用いて別の基板に接合することでキャビ ティを形成し,キャビティ内へ進入する He を検出する ことで,貫通配線部の気密性を評価した.貫通配線基板 の厚さは350 µm, クランク形状, Y字形状ともに上部 の孔径は80 µm,下部の孔径は30 µm であった.はん だ接合部の気密性と貫通配線部分の気密性とを区別でき るように,貫通配線が形成されていない基板のみをはん だで接合した比較サンプルも一緒に評価した.その結果 貫通配線部のリークレートは, 1.0 × 10⁻⁹ Pa・m³/sec 以下であった.この値は, MEMS デバイスなど気密性 を要求されるデバイスパッケージへの応用に十分であ り, MMSM により Au-Sn を充填したクランク形状貫通 配線,およびY字形状貫通配線が高い気密性を有する ことが確認できた

3.2 電気特性評価

作製したクランク形状貫通配線に対し,導電性の評価 を行った.図12に示すような導体径が80µmで全長が 約800 µmのものを,図13 に示すように基板の表裏から プローブを当てて4端子法で抵抗値を測定した.12個 のサンプルに対し測定を行った結果,抵抗値の平均は 46.0 m であり, Au-Sn の比抵抗値と貫通配線の形状 から計算により求めた抵抗値35.7 m よりも10 m 程 大きい値となった.これは,貫通配線とパッドとの接触 抵抗等を考慮すると妥当な値であると考えられる.次に トゥルー3次元配線を用いたインターポーザを試作し MEMS センサを実装して機能を検証した.図14に,試 作したインターポーザの断面写真を示す.厚さ300μm の石英基板内部にクランク形状の貫通配線が4本設けら れており,これら貫通配線と電気的に接続するようにピ エゾ抵抗型圧力センサが実装されている.クランク形状 貫通配線内部にボイドなどの欠陥も無く, 鉛フリーはん だを用いたリフロー実装が問題なく行えていることが確 認できる.本インターポーザの裏面からクランク形状貫 通配線に電流を印加してセンサを駆動したところ、圧力 センサとして問題なく動作することを確認した.また 温度を変えたときのセンサ出力の変化(感度温度特性 を評価したところ,通常のプリント基板(FR-4)に実装 したものと比較して温度に対する変化量が半分程度と 温度特性が大きく向上した.これは,本インターポーザ の基板材料である石英の線膨張係数(0.55 × 10⁻⁶/ が, FR-4の線膨張係数(14.3 × 10⁻⁶/)に比べて小さ く, 圧力センサの基板材料である Si の線膨張係数(3.3 ×10⁻⁶/)により近いためと考えられる.この結果 からトゥルー3次元配線を用いたインターポーザは MEMS センサなどその特性が実装基板からの応力に敏 感なデバイスのパッケージにも有用であると考えられ る



図 12 抵抗値測定用サンプルの断面写真 Fig. 12. Cross-sectional image of a sample for 4-wire probing.



図 13 4 端子法によるクランク形状貫通配線の抵抗値測定 Fig. 13. Schematic image of 4-wire probing on crankshaped interconnection.



図 14 試作したインターポーザの断面写真 Fig. 14. Cross-sectional image of an interposer sample.

4.む す び

次世代の貫通配線技術として,基板内部を自由に配線 することができるトゥルー3次元配線を開発した.作製 した貫通配線は,電子デバイスパッケージへの応用に十 分な気密性と電気特性を有していることを確認した.ま た実際にインターポーザへの応用が可能であることを実 証した.今後は高周波特性や信頼性など,実用化に向けた評価・検証を行う予定である

謝辞 辞

本研究の一部は,NEDO 高集積・複合 MEMS 製造技 術開発プロジェクトのテーマとして,新エネルギー・産 業技術開発機構(NEDO)からの助成により実施したも のであり,関係各位に感謝申し上げます

参考文献

- 石野:「チップ貫通電極を用いた LSI の積層技術」,エレクトロニクス実装学会誌, Vol.10, No.5, pp.386-390 2007
- 2) U. Kang, et al. : "8Gb 3D DDR3 DRAM Using Through-Silicon-Via Technology", Proc. of 2009 International Solid-State Circuits Conference (ISSCC), pp.130-132, 2009
- 3) T. Watanabe, et al.: "The Memory Packaging Strategy with Sophisticated 3D Technology", Proc. of 2009 International Conference on Electronics Packaging ICEP), pp.7-12, 2009
- 5) J. Jozwiak, et al. : "Integrating Through-Wafer Interconnects with Active Devices and Circuits", IEEE Transactions on Advanced Packaging, Vol.31, No.1, pp.4-13, 2008
- 6) S. Yamamoto, et al. : "Wafer-Level Packaging Technology with Through-Hole Interconnections in Silicon Substrate", Proc. of ASME IPACK05, 73298, 2005
- 7) S. Yamamoto, et al. : "Through-Hole Interconnection Technologies in Si Substrate for Wafer Level Package", Proc. of 2006 International Conference on Electronics Packaging (ICEP), pp.259-264, 2006
- 8) 伊藤:「WLP技術を応用した先端半導体パッケージ」,電 子材料,2007年1月号,pp.60-64,2007
- 9) 藤田ほか:「フェムト秒レーザーの応用」,応用物理,第 73巻,第2号,pp.178~185,2004
- 10 緑川:「フェムト秒レーザーと物質の相互作用」, レー ザー加工学会誌, Vol.8, No.3, pp.195~199, 2001
- 三澤:「フェムト秒レーザーによる3次元超加工」,機能 材料, Vol.23, No.2, pp.44~51, 2003
- 12 W. Worwag et al. : "Copper Via Plating in Three Dimensional Interconnects", Proc. of 57th Electronic Components and Technology Conference (ECTC), pp.842-846, 2007
- 13 山本ほか:「溶融金属吸引法により作製した Au-Sn 充填 貫通配線」,電気学会論文誌 E, 124, pp.1~6, 2004