次世代高密度配線技術

電子デバイス研究所 中尾 知¹

Advanced High Density Interconnection Technology

O. Nakao

全層ポリイミドからなる IVH(Interstitial Via Hole)多層配線板と部品内蔵基板を紹介いたします.こ れらは絶縁層にポリイミドフィルムを採用することで,従来の多層板に比べて極めて薄い基板厚と高い 信頼性を有していることが特長です.隣接する層間を接続する IVHには特殊な導電性ペーストを用いて おり,高密度配線と簡便な製造プロセスとを両立しています.また,部品内蔵技術を用いるとLSIや受動 部品を基板内で3次元的に配置することが可能になります.IVHと部品内蔵技術は基板の大幅な小型化 と部品間の最短配線を実現し,電子機器の小型高性能化を推進します.

IVH-multi-layer and device-embedding technology for polyimide circuit board are presented. Employing thin polyimide film for insulation layer, both of the boards are featuring very thin structure and excellent reliability. As IVH connecting adjacent layers is filled with special conductive paste, it combines high density wiring and simple fabrication. Embedding technology enables 3D arrangement of LSI's and passive components in a circuit board. Through drastic reduction of board size and cutting of signal path, IVH and embedding technology will accelerate innovation in miniaturization and performance of future electronic devices.

1. まえがき

携帯電子機器の高密度実装の担い手としてFPC (Flexible Printed Circuit)の役割はますます重要になってきています.FPCは基板の柔軟性を利用して,限られた空間内で部品配置の自由度を提供するとともに素材の薄さゆえの低背実装を可能にします.良好な表面平滑性は狭ピッチ多ピン化するLSIや微小化するチップ部品などの高密度実装にも適しています.

上記のようなFPCの特性をいかしながら,さらなる高 機能化を実現するため超薄型の多層FPC 'APIC' と薄型 部品内蔵基板技術 'WABE technology[®]' を開発いたし ました. APICは全層ポリイミドからなるIVH多層構造に より,従来の多層FPCに比べ低背かつ高密度実装を可能 にした多層配線板です. WABE technologyは,LSIや受動 部品を配線板に内蔵することにより,3次元的な部品の配 置を可能にして基板内配線の最短化と基板厚さの大幅低 減を実現する次世代の配線板技術です. 本項ではこれら の技術的特徴や次世代配線板としての事例を示すととも に,テストクーポンを用いた信頼性評価試験の結果の一 部を紹介いたします.

2. 全層ポリイミド IVH 多層配線板 'APIC'

2.1 APICの構造

APICはポリイミドフィルムを絶縁層とする配線基材を 積層し、導体層間を導電性ペーストからなるIVH (Interstitial Via Hole) で接続した多層配線板です^{1) 2)}. 多層配線板の層間接続には、従来スルーホールめっき技 術 (PTH) が用いられていましたが, 近年ではPTHに比べ てより微小な穴あけができるレーザ加工(LVH)が広く 普及してきました. このLVHとビルドアップ工法とを組 み合わせることで, 配線の微細・高密度化が急速に進ん でいます³⁾. 従来のLVHはビアホールの側壁にめっき膜 を形成していたためビア表面が凹んだ形状となり、ビア を重ねたりビア上に実装パッドを設けることが困難でし た. 最近のめっき技術の進歩はビアホールの中に選択的 にめっきを成長させる技術(フィルドビア)を実現し, ビア上にビアを配置するビアオンビアやパッドの直下に ビアを配置するパッドオンビア構造の提供も可能となっ ています⁴⁾.フィルドビアは高い自由度で配置できるた め、配線のデッドスペースが減少するとともに配線長が 短縮され伝送損失の低減につながっています.

APICの特徴の一つはフィルドビアに導電性ペーストを 用いることにあります.複雑な工程管理を必要とするフ ィルドビアめっきに比べ工程が簡略化できることに加え, めっきによる導体厚の増加がないため配線の高精細化に

¹ マイクロデバイス開発部部長

略語·専門用語	正式表記	説明
IVH	Interstitial Via Hole	中に導体が充填され2層または2層以上の導体層を接 続する穴で、配線板全体を貫通していないもの
APIC	All Polyimide IVH Co- laminated(フジクラの造語)	導電性ペーストを用い一括積層法で製造するフジクラ が開発した多層配線板の名称
WABE technology	Wafer And Board level Embedded technology(フ ジクラの登録商標)	WLP化されたICと配線板とを導電性ペーストビアに よって接続するフジクラが開発した部品内蔵基板の名 称
PTH	Plated Through Hole	めっきスルーホール.内壁にめっきで銅を析出させ表 層または内層の導体層を接続するための配線板全体を 貫通する穴.
LVH	Laser Via Hole	レーザ加工によって開口し、内壁に銅めっきを析出さ せるか導電性材料を充填することで導体層を接続する 穴
FCBGA	Flip Chip Ball Grid Array	ベアダイをフリップチップ接続で基板に接続し、基板 裏面に形成した格子状のはんだボールを端子とした パッケージ

も有利になっています. 絶縁層となる高強度材料のポリ イミドは極薄のフィルム化が可能で導体厚の薄化と相ま って多層配線板の薄型化に寄与しています. 一方, 低誘 電率・高耐電圧などポリイミドの良好な電気的特性によ り微細化した配線に対しても高い信頼性を付与すること ができます. また, 高耐熱性を活かして高温の過酷環境 下での応用にも適しています. APICの断面写真をPTH多 層板およびLVH多層板と比較して図 1 に示します.

2.2 APICの製法

APICは導電性ペーストをビア接続に用いることにより、多層板の積層工程を層数に関係なく一度で行なう一



(b) LVH 多層板 (b) LVH multilayer board



(c) APIC 多層板 (c) APIC

図1 PTH多層板, LVH多層板とAPICの断面写真 Fig. 1. Cross sections of PTH multilayer board, LVH multilayer board and APIC. 括積層法を採用しています.一括積層法は,積層前に全 層の配線パターンを形成しておき、最後に一括で積層プ レスして作製するため、工程を簡略化できるのみならず、 リードタイムの短縮、品質の安定化に有利な製法です. 図 2 に従って製造工程を説明します. 各層の配線パター ンは、出発材料となる銅貼積層板(CCL)にレジストマ スクを施し、薬液でエッチングすることによって形成し ます. このパターン形成には高い生産性を有するR-R (ロール トゥ ロール) プロセスを採用することができる とともに各層数分の加工を並列で行うことができるため、 リードタイムの短縮につながります.次に、各配線層の 裏面に接着層を形成した後、パターンの裏面からレーザ を照射して層間接続のためのビアホールを開口し導電性 ペーストを充填します. 各層間のアライメントを行って 重ね合わせ、最後に一括で加熱プレスして多層板が完成 します. プレス時に層間の接着層を硬化させて各層を接 着すると同時に導電性ペーストを硬化させ層間を電気的



図2 APICの製造工程 Fig. 2. Process flow of APIC.

に接続します.図3に示すように、多層部を帯状または 島状に並べて配置し、一括積層する工法が部分多層工法 です.部分多層工法では片面または両面FPCからなるケ ーブル部と多層部を異なったレイアウトで作製すること で、使用材料のムダを大幅に低減することができます.

2.3 APICの構造バリエーション

図 4 に APIC の特徴をいかした多層 FPC の例を紹介し ます.図4(a)は片面配線板の一部に多層部を配した部 分多層構造です. 片面 FPC をベースとして一部分に 4 層 の配線基材を積層しています.図4(b)は4層配線板の 片側半分の接着層を取り除き、各層を独立させた構造で す. 各層の引き出し配線部にはカバーレイと金めっきが 施されており、他の配線板やコネクタとの接続および部 品の搭載が可能となっています.図4(c)はセミアディ ティブプロセスで作製した両面微細配線板を表層に用い た構造で、エリアアレイ型ファインピッチLSI搭載用の FCBGA 基板です.フリップチップパッドと引き出し配線 はセミアディティブ法で形成し、直接LSIと接続されな い内層の配線はサブトラクティブ法を用いて作製してい ます. 要求される機能に応じて各層ごとに最適な配線形 成法を採用し、コストパフォーマンスの高い多層板を設 計することができます. このように APIC は一括積層法の



図3 APICの部分多層構造と工法の概念図 Fig. 3. Cross sectional structure and lamination process of partial multilayer board.



Fig. 4. Structural variation of APIC.

特徴を利用して様々なバリエーションを提供することが 可能です.

2.4 評価

APICのテストクーポンを作製して実施した信頼性試験 の項目と評価結果の一覧を表 1 に示します. 評価には主 として 6 層板を用いました. 前処理としてJEDEC(半導 体技術協会)レベル 3 の吸湿リフローを行い,その後, 各種信頼性試験を実施しました. 試験結果の一部を図 5 に示します. 6 層板のビアスタック部に対する温度サイク ル試験およびオイルディップ試験,間隔 50 µmの配線パ ターンおよびビア間に対する高温高湿バイアス試験等を 行い,外観および電気特性が規格を満足することを確認 しました. 半導体パッケージやモジュール基板用途のサ ンプルに対しては,より厳しいJEDECレベル 1 の試験 を行っていますが,基板の膨れ発生や電気特性の異常は ありませんでした.

3. 部品内蔵基板技術 WABE Technology[®]

3.1 構造

多層配線板 APIC の製法をベースに、基板内に LSI およ び受動部品を埋め込んでビアで電気的に接続する部品内 蔵基板技術 'WABE technology[®]' を開発しました^{5) 6)}. 部品内蔵基板には製法の違いにより次の2 種類がありま す.一つは、電子部品を樹脂基板に埋め込んでから、レ ーザビア加工技術を用いて部品の電極部にビアホールを 開口して配線を施すビア接続型部品内蔵基板です. もう 一つは表面実装技術を用いて電子部品を配線板上に実装 した後に、樹脂で埋め込むパッド接続型部品内蔵基板で す.いずれも基材にエポキシ樹脂を用いた硬質基板であ り、主に携帯電話用モジュール基板として 2003 年から 実用化が開始されました. 基板メーカや部品メーカから 多様な部品内蔵基板技術の開発例が報告されていますが、 当社でもFPCへの部品内蔵時代の到来に備え、ポリイミ ド基板を用いた独自の部品内蔵技術を完成させ製品化を 進めております.

Table 1. Summary of remaining test results for AFIC.				
項目	試験条件	結果		
高温放置試験	125 °C,1000 h	外観変化なし、抵抗変化 < 10 %		
低温放置試験	-40 ℃ 1000 h	外観変化なし,抵抗変化 < 10 %		
青泪青泪披墨封脸	60 °C, 90 % RH	外観変化なし,抵抗変化		
尚 仙 尚 征 <u>似</u> 但 武 殃	1000 h	< 10 %		
泪底井ノカル封除	$-25 \Leftrightarrow 125$ °C	外観変化なし、抵抗変化		
価度リイクル試験	1000 cyc	< 10 %		
高温高湿バイアス	85 °C, 85 % RH,	外観変化なし、絶縁抵抗		
	30 V/1000 h	$>$ 10 M Ω		
絶縁抵抗測定	100 V/1 min	> 10 ¹² Ω(層間,層内)		
絶縁耐圧試験	1000 V/1 min	層間,層内とも異常なし		

表1 APICの信頼性試験結果 Table 1. Summary of reliability test results for APIC



図5 APIC 信頼性試験結果 Fig. 5. Reliability test results of APIC.

WABE technologyの特徴は、ウエハレベルプロセスで LSI表面に再配線を施すことにより、導電性ペーストで接 続可能なパッドを形成し、基板の積層と同時にLSIを埋 め込んで接続する工法にあります、埋め込まれたLSIと 基板の配線とはビアを介して信頼性の高い接続がなされ ます、絶縁層にポリイミドフィルムを用いていることか ら、多層FPCとしての特徴のほかに基板厚を薄くできる 利点があり、低背化を要求される半導体パッケージやモ ジュール基板の用途にも有利です。裏面研削を施して薄 肉化したLSIを内蔵した 4 層板は 0.22 mm、薄型受動 部品とLSIを混載内蔵した 5 層板では 0.26 mmという 世界最高レベルの薄さを実現しました。それらの断面写 真を図 6 に、代表的な寸法を表 2 に示します。



表 2	WABE technogyを適用した部品内蔵基板の
	代表的な寸法
Table	2. Dimensions of device embedded multilaver

board employing WABE technology.

	項目	寸 法
	配線幅	10 µ m
ウエハレベル配線	配線間隔	10 µ m
	ICパッドピッチ	80 μ m
	配線幅	40 µ m
基板内配線	配線間隔	40 µ m
	ビアピッチ	300 µ m
同 よ	基板厚さ(4層)	220 μ m
序 €	IC厚さ	85 μ m

3.2 製法

内蔵用LSIの表面には、ウエハレベルの再配線プロセ スでビア接続パッドを形成しておきます.LSIは裏面のSi を研削し再配線層込みで 0.1 mm以下まで薄肉化します. 図 7 に示すように各層の配線パターンとビアを形成した 基材に内蔵するLSIを搭載し、配線層で部品を挟み込む ように積層します.LSIを搭載する層の基材にはあらかじ めキャビティを形成します.受動部品の場合もLSIと同 様に、内層の基材上に部品を搭載し基材とともに積層し ます.これらの積層体を加熱プレスすることで配線層の 接着と部品の埋め込みおよび配線と部品間の電気的接続 が同時になされます.部品の搭載工程以外はAPICと同じ 製造プロセスになります.APICと同様な構造のバリエー ションを持ち、多層部に部品を内蔵した部分多層配線板 を作製することができます.内蔵できる部品は、0.7~ 8 mm角のLSIおよび 0.15 mm厚の受動部品などです.

3.3 評価

4 mm角のLSI 1 チップを内蔵した半導体パッケージ 基板を用いて信頼性評価を実施しました.前処理として JEDECレベル 1 の吸湿リフローを行い,温度サイクル 試験,PCT 試験などを実施して,半導体パッケージに要求 される信頼性を有していることを確認いたしました.試 験の項目と結果を表 3 にまとめて示します.

4. む す び

本項ではFPCをベースにした独自技術による高密度多 層配線板 APICと部品内蔵基板技術 WABE technologyを 紹介しました. APICはポリイミドならではの特性をいか した自由度の高い部品配置と低背実装を,WABE technologyは 3 次元的な部品配置と最短接続により超高密度実 装と低損失伝送を提供します.両者ともに半導体パッケ ージレベルの過酷な信頼性要求を満足しており,パッケ ージ基板やモジュール基板用途にも適用することが可能 です.これらの技術を通して,より高度化する次世代の 電子機器に,高い設計自由度やスペースファクタを提供 し,お客様の独創的な製品の創出と差別化に貢献できる ものと期待しております.





表 3	W	ABE	technogy	を適用	した	部品	内福	籖基材	反の	信,	傾	生
				試験結	ī果							

Table 3. Summary	of test results for	device	embedded
	multilayer board.		

項目	試験条件	結 果
高温放置試験	150 °C, 1000 h	外観変化なし,断線 混線なし
低温放置試験	−40 °C 1000 h	外観変化なし,断線 混線なし
高温高湿放置試験	85 °C, 85 % RH 1000 h	外観変化なし,断線 混線なし
温度サイクル試験	-40 ⇔ 125 °C 1000 cyc	外観変化なし,断線 混線なし
高温高湿バイアス	85 °C, 85 % RH, 30 V/1000 h	外観変化なし, 絶縁 抵抗> 10 MΩ
РСТ	130 °C 85 % Rh 336 h	外観変化なし,断線 混線なし
リフローサイクル	250 ℃ peak×10 cyc	外観変化なし,断線 混線なし

前処理:85 ℃ 85 % Rh 168 h (JEDEC MSL 1)

 \rightarrow 250 °C peak reflow \times 3 cyc

参考文献

- 1) 中尾ほか:「一括積層ポリイミドIVH多層配線板」,フ ジクラ技報,第103号,pp.48-52,2002
- 本戸ほか:「全層ポリイミド多層配線板の信頼性」、フジ クラ技報,第116号,pp.43-47,2009
- 村川ほか:「高密度多層基板」、フジクラ技報、第111
 号, pp. 31-33, 2006
- 4) 橋場ほか:「ビアフィルめっきを適用したビルドアップ 多層配線板」、フジクラ技報、第108号、pp. 31-34, 2005
- 5) 岡本ほか:「IC内蔵基板」, フジクラ技報, 第111号, pp. 54-58, 2006
- 6) 佐野ほか:「薄型WLP-IC内蔵ポリイミド多層配線板」, フジクラ技報,第119号, pp. 39-43, 2010